FEA模擬助力高速連接器設(shè)計(jì)的信號(hào)完整性

近年來，隨著高速數(shù)字化通訊時(shí)代的到來，各行業(yè)高速信號(hào)軟、硬體快速發(fā)展，使其工作的頻率與頻寬越來越高，所以整體對連接器元件的性能要求也更加嚴(yán)苛，再加上連接器件小型化的設(shè)計(jì)趨勢，連接器在信號(hào)傳輸完整性上面臨很大的挑戰(zhàn)。

一、高速連接器信號(hào)完整性的基礎(chǔ)理論

在整體機(jī)構(gòu)縮小化及高頻化的條件下，將會(huì)引發(fā)的信號(hào)完整性的問題需要引起特別重視，如特性阻抗（Impedance）、插入損耗（Insertion Loss）、返回?fù)p耗（Return Loss）、串?dāng)_（Crosstalk）等，其中又以特性阻抗及串?dāng)_對連接器的訊號(hào)完整性影響最大。

在信號(hào)完整性上通常使用S參數(shù)（Scattering－parameter）作為描述互連的寬帶高頻行為的標(biāo)準(zhǔn)格式。S參數(shù)是描述標(biāo)準(zhǔn)波形如何從互連或被測元件散射出去的一種格式。

圖 1： 標(biāo)準(zhǔn)波形輸入DUT散射情況， 傳輸波形S21表示插入損耗（Insertion Loss），反射波形S11表示返回?fù)p耗（Return Loss）

二、影響高速連接器信號(hào)完整性的關(guān)鍵因素

通常，影響高速連接器的信號(hào)完整性的因素有：設(shè)計(jì)空間、傳輸速率、信號(hào)損耗等。而不同的PCB Layout設(shè)計(jì)跟這些因素息息相關(guān)，從而對整體信號(hào)完整性起著關(guān)鍵性的影響。在不同的PCB Layout設(shè)計(jì)下，連接器所呈現(xiàn)出的高頻特性都會(huì)有所差異。

目前，標(biāo)準(zhǔn)高速連接器已有完整的架構(gòu)及規(guī)范來依循，工程師更多只需在該架構(gòu)下對設(shè)計(jì)進(jìn)行調(diào)整來滿足規(guī)范要求的高頻條件即可，若是客制化的產(chǎn)品，需求則不同。Greenconn在高速連接器的開發(fā)上一直以定制化為主，一般情況下客戶只會(huì)提供設(shè)計(jì)空間、所需的傳輸速率，很多時(shí)候甚至對信號(hào)損耗的要求不確定，這就需要針對不同的PCB Layout反復(fù)調(diào)整設(shè)計(jì)方案。因此，工程師往往會(huì)借助FEA模擬來輔助高速連接器設(shè)計(jì)，確保信號(hào)完整性。

圖2： Greenconn 1．27mm高速板對板和線對板連接器采用雙觸點(diǎn)彈簧端子設(shè)計(jì)，具有高抗震性，信號(hào)傳輸速率高達(dá)4GBits

三、FEA模擬如何輔助高速連接器設(shè)計(jì)

Greenconn在高速連接器的客制化開發(fā)中，通過應(yīng)力及高頻FEA模擬不斷調(diào)整機(jī)構(gòu)設(shè)計(jì)以滿足客戶需求，最終將產(chǎn)品的高頻特性實(shí)測與模擬的進(jìn)行對比，確認(rèn)其模擬的有效性，并多次對比以累積經(jīng)驗(yàn)，持續(xù)提升模擬的確確性。具體分為如下幾步：

通過FEA插拔模擬后可得到該連接器的插拔力數(shù)據(jù)，從而判斷該機(jī)構(gòu)設(shè)計(jì)是否符合需求，并且可從FEA的模擬結(jié)果中導(dǎo)出連接器對插之后端子的變形狀態(tài)。經(jīng)過多次的驗(yàn)證得知，只要材料的參數(shù)及FEA模擬的條件設(shè)定正確，其得出的插拔力結(jié)果及端子的變形狀態(tài)非常接近實(shí)際值。

圖 3： Greenconn通過多次高速連接器FEA插拔模擬，獲取接近實(shí)際的插拔力數(shù)據(jù)及端子的應(yīng)變狀態(tài)。

將FEA模擬導(dǎo)出的端子變形狀態(tài)加上PCB重新繪制3D模型，將繪制好的模型導(dǎo)入到高頻FEA軟件中，并對模型進(jìn)行參數(shù)設(shè)置以及給予訊號(hào)后即可進(jìn)行高頻模擬。

通過不斷反覆的調(diào)整設(shè)計(jì)及模擬之后，獲得符合客戶所需求的S參數(shù)。四項(xiàng)高頻條件分別為特性阻抗（Impedance）、插入損耗（Insertion Loss）、返回?fù)p耗（Return Loss）、近端和遠(yuǎn)端串?dāng)_（NEXT and FEXT）。

隨著傳輸?shù)臅r(shí)鐘頻率越高所產(chǎn)生的信號(hào)完整性問題就越嚴(yán)重，對連接器的設(shè)計(jì)考驗(yàn)也就越嚴(yán)苛。在高頻原理上，特性阻抗越匹配就越能減少信號(hào)完整性問題的發(fā)生，但在空間機(jī)構(gòu)的限制下會(huì)使連接器接觸端子的形狀越不規(guī)則，導(dǎo)致連接器要匹配到高頻傳輸?shù)奶匦宰杩闺y度較大，尤其PCB Layout的設(shè)計(jì)對信號(hào)完整性的影響很大。因此，客制化的高速連接器的開發(fā)，通過借助FEA模擬可以獲得更精準(zhǔn)參考，以保障信號(hào)完整性，滿足設(shè)備所需的高速傳輸要求，并有效避免資源浪費(fèi)，節(jié)省成本。